

(19) 世界知的所有権機関  
国際事務局(43) 国際公開日  
2005年3月31日 (31.03.2005)

PCT


(10) 国際公開番号  
WO 2005/027747 A1

- (51) 国際特許分類<sup>7</sup>: A61B 8/00 (74) 代理人: 特許業務法人池内・佐藤アンドパートナーズ (IKEUCHI SATO & PARTNER PATENT ATTORNEYS); 〒5306026 大阪府大阪市北区天満橋1丁目8番30号 OAPタワー26階 Osaka (JP).
- (21) 国際出願番号: PCT/JP2004/014293
- (22) 国際出願日: 2004年9月22日 (22.09.2004)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:  
特願2003-331961 2003年9月24日 (24.09.2003) JP
- (71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大字門真1006番地 Osaka (JP).
- (72) 発明者: および
- (75) 発明者/出願人 (米国についてのみ): 福喜多 博 (FUKUKITA, Hiroshi).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, SL, SZ, TZ, UG, ZM, ZW).

[続葉有]

(54) Title: ULTRASONIC DIAGNOSIS APPARATUS

(54) 発明の名称: 超音波診断装置



7... MAIN BODY  
4... CONTROL PART  
5... SIGNAL PROCESSING PART  
6... DISPLAY PART  
3-1... SWITCH  
A... ROW DIRECTION

B... COLUMN DIRECTION  
1... TRANSDUCER  
2a... M ROWS, N COLUMNS  
(TWO ROWS, FOUR COLUMNS)  
2... (J ROWS, K COLUMNS)

(57) Abstract: A two-dimensional array (2), where transducers (1) are two-dimensionally arranged in M rows (where M = 4) and N columns (where N = 12), is divided into eight sub-arrays each comprising six transducers arranged in m rows (where m = 2) and n columns (where n = 3). The sub-arrays arranged in J rows (where J = 2) and K columns (where K = 4) are connected to eight respective in-group processors (IP) (JJ, KK) (where JJ = 1-2, KK = 1-4). A switch (3-1) performs a selection of four, which are arranged in j = two rows (where j ≤ J) and k = two columns (k < K), of the in-group processors (IP) (JJ, KK) with such selection shifted in the column direction. The number of signal lines included in a cable connected to the main body can be reduced and the power consumption can be also reduced.

(57) 要約: トランスデューサ1がM (M=4) 行N (N=12) 列に2次元配列されて成る2次元アレイ2は、m (m=2) 行n (n=3) 列の6個のトランスデューサ1からなる8個のサブアレイに分割される。J (J=2) 行K (K=4) 列から成るサブアレイはそれぞれ8個のグループ内プロセッサIP (JJ, KK) (JJ=1~2, KK=1~4) に接続される。スイッチ3-1は、グループ内プロセッサIP (JJ, KK) の内、行方向にj (j ≤ J) = 2個、列方向にk (k < K) = 2個の計4個の選択を列方向に移動させて行う。本体と接続するケーブルに含まれる信号線の数を削減し、消費電力も抑制できる。

Best Available Copy

WO 2005/027747 A1



KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

添付公開書類:

— 国際調査報告書

Best Available Copy